## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10070832 A

(43) Date of publication of application: 10 . 03 . 98

(51) Int. CI

H02H 3/08 G01R 31/02 H02H 7/122 H02M 7/48

(21) Application number: 09110855

(22) Date of filing: 28 . 04 . 97

(30) Priority:

29 . 04 . 96 DE 96 19617054

(71) Applicant:

SEMIKRON ELEKTRON GMBH

(72) Inventor:

MASANNEK JUERGEN SCHIMANEK ERNST

(54) OVERCURRENT AND SHORT-CIRCUIT PROTECTION AND CONTROL APPARATUS FOR POWER SEMICONDUCTOR DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To obtain an overcurrent and short-circuit protection and control apparatus which protects a switching device from an overcurrent and a ground fault by a method wherein, when the overcurrent and/or the short circuit are generated, an upper-part drive circuit and a lower-part drive circuit at a drive and control circuit are cut off and a corresponding power switch is cut off.

SOLUTION: A window comparator 2 outputs an error signal when a current exceeds a maximum value. The error signal is totalized by an error storage memory 1. When a current outside a prescribed limit is generated and/or when a short-circuit state is generated, the error storage memory 1 generates a signal which cuts off an upper-part drive circuit 4 and a lower-part drive circuit 5 at a drive and control circuit 3. Thereby, a corresponding power switch 6 is cut off surely, i.e., changed over to an OFF state. Then, when an instruction route to the small number of control elements is shortened, the time elapsed until the power switch 6 is

turned off can be shortened. Thereby, a switching device can be protected from an overcurrent and a ground fault.

COPYRIGHT: (C)1998,JPO



## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

### (11)特許出顧公開番号

# 特開平10-70832

(43)公開日 平成10年(1998) 3月10日

(51) Int.Cl.*	鐵別記号 庁内整理番号	F I 技術表示箇所
H02H 3/08		H 0 2 H 3/08 T
G01R 31/02		G 0 1 R 31/02
H02H 7/122		H 0 2 H 7/122 Z
H 0 2 M 7/48	8110-5H	H 0 2 M 7/48 M
		審査請求 未請求 請求項の数6 OL (全 5 頁)
(21)出願番号	<b>特顧平9-110855</b>	(71) 出願人 592221975
(21) Maxim )		ゼミクロン エレクトローニク ゲゼルシ
(22)出顧日	平成9年(1997)4月28日	ャフト ミット ペシュレンクテル ハフ
		ツング
(31)優先権主張番号	196 17 054:0	ドイツ デー・90431 ニュルンペルク
(32) 優先日	1996年4月29日	ジークムントシュトラーセ 200
(33)優先権主張国	ドイツ (DE)	(72)発明者 ユルゲン マザンネク
		ドイツ連邦共和国 デー・90461 ニュル
		ンベルク ヴィルヘルム・シュペート・シ
		ュトラーセ 86
		(74)代理人 弁理士 伊藤 武久 (外1名)
	•	
		最終頁に続く


## (54) 【発明の名称】 電力半導体装置のための過電流及び短絡保護制御装置

## (57)【要約】

【課題】 電流センサを使用することにより電力半導体スイッチング回路の過電流並びに短格及び地絡を検出し、電力半導体スイッチング素子を3 µ s の時間内に遮断してスイッチング装置を破壊から保護するための電力半導体スイッチング回路のための保護装置。

【解決手段】 上位のコントローラから到来する制御信号に直接応答し、エラーの場合、即ち、電流或るいは駆動状態が許容し得ない場合には、駆動回路の制御信号に関係なく電力スイッチを遮断するように動作する直列接続された電流センサ(7)、現在値処理回路(16、60)、ウインドウ比較器(2)、エラー記憶メモリ

(1)及び閉素子回路(33、34)を含む。過電流並びに短絡及び地絡に対する安全装置は、単相及び多相の逆変換装置(インバータ)及び整流装置に適用可能である。



#### 【特許請求の範囲】

【請求項1】 電流検出装置、比較装置、信号発生装置 及び半導体素子の動作を遮断するための装置を備えた電 力半導体回路装置のための過電流及び短絡保護用制御装 置において、

n個の相の逆変換電力部の各々における交流出力側の電流現在値を検出して2つの並列装置で処理し、該2つの装置のうちの第1の装置(16、17)においては電流総和信号を発生して関値と比較し、第2の装置(60、61)においては、総ての個々の値の正の最大瞬時値及が負の最大瞬時値を関値と比較して、それにより得られた出力信号を、ORゲート(22)を介して合成し、記憶(24)し、且つ異なった遅延素子(29、30)を介して正及び負のブリッジ分枝回路に用いられている電力スイッチの開閉を制御するのに用いることを特徴とする制御装置。

【請求項2】 現在値処理(16、60)、ウインドウ比較器(2)、エラー記憶メモリ(1)、オン阻止回路(33、34)及び駆動回路(35、38)それぞれにおいて信号の処理及び出力が0.5μsより短い時間で 20あることを前提とし、電流センサ(7)の信号処理及び出力に要する時間が1μsであることを特徴とする請求項1に記載の制御装置。

【請求項3】 電流変換信号を排他的に、過電流並びに 短絡及び地絡を検出するために用いることを特徴とする 請求項1に記載の制御装置。

【請求項4】 予め定められた限界範囲外の電流が発生した場合及び(または)エラー記憶メモリ(1)の短絡状態が生じた場合に、上部スイッチング素子(4)並びに下部スイッチング素子(5)において駆動制御部

(3)を開くための信号を発生し、それにより、総ての電力スイッチ(6)を確実に遮断することを特徴とする請求項3に記載の制御装置。

【請求項5】 上部電力スイッチ及び下部電力スイッチを時間的に変位して遮断することを特徴とする請求項4 に記載の制御装置。

【請求項6】 エラーメッセージを、リセット信号の発生まで、または所定の時間記憶しておくことを特徴とする請求項1 に記載の制御装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、請求項1の謂わゆる上位概念に記載の電力半導体回路装置、特にスイッチング装置のための過電流/短絡保護装置に関する。このような電力半導体スイッチング装置の例としては、例えば、IGBTまたはMOS型電力半導体素子から構成されたインバータ回路が挙げられる。

#### [0002]

【従来の技術】DE 42 42 569 A1には、過電 大許容駆動電圧を優に越える過度に高い過電圧が運断 流保護装置が記述されている。この独国公報には、同時 50 に惹起され、装置の破壊を齎らし得るという点である。

に、過電流を検出するための装置が開示されており、該 過電流検出装置は、制御電極を有するスイッチング素子 と、該スイッチング素子を流れる電流を検出するための 別の回路素子とから構成されている。上記公報に記述さ れているところによれば、当該装置は、フライホイール ・ダイオードを、発生し得る過電流に対して、保護する 機能をなす。

【0003】従来技術において、短絡保護のために、IGBT (絶縁ゲート・バイボーラ・トランジスタ)回路では、コレクターエミッタ間電圧Vccの監視が、そして、MOS (金属酸化膜半導体)トランジスタ回路では、ドレンーソース間電圧Vosの監視が行われている。とれら2つの方式の動作態様は原理的は同じである。しかしながら、とれら2つの監視方式は、相当大きな回路費用を要し、一般に、温度依存性が極めて高い。しかも、費用のかかるとの保護方式は、適用範囲が短絡事故に限定され、発生し得る過電流は別個の過電流監視装置により検出しなければならない。

【0004】図1に基づき、従来技術に関して詳細に説明する。電力スイッチ(6)、即ち、IGBTかまたはMOS-FETをスイッチング回路で使用する場合、その飽和電圧、即ち、IGBTの場合には、コレクターエミッタ区間における電圧降下(8)、また、MOS-FETにおいては、ドレン-ソース区間における電圧降下(9)は電流のみならず素子の温度にも依存する。

[0005]コレクターエミッタ電圧Vccまたはドレンーソース電圧Vosの検出回路(10)を介して、最大許容電流による電圧降下(11)を越える飽和電圧が測定されると、二次側の関連の電力スイッチ(6)は、マイクロプロセッサの制御命令(12)に関係なく阻止状態、もしくは不導通状態に切換えられる。

【0006】飽和電圧は温度依存性が極めて高い。例えば、電流を一定とすると、温度 $\theta$ 1で最大の電圧降下Umaxに達し、温度 $\theta$ 2では、最小値Uminに達する。温度 $\theta$ 1及び $\theta$ 2の絶対値は、電力スイッチ(6)の製造技術に依存するものであり、 $\theta$ 1が、 $\theta$ 2よりも大きい場合もあるし小さい場合もあり得る。最大許容トランジスタ電流に比例する電圧である遮断関値(11)は、例えば、1200ボルト耐圧の1GBTの場合には、約5ボルトに設定して、それにより、許容電流から生ずる電圧降下(8または9)の場合には、温度 $\theta$ 1における最大電圧降下Umaxでは、ゲート電圧(15)の遮断は行わず、

温度θ2で最大電流が越えられた場合にはエラー信号 (14)を発生して確実にゲート電圧 (15)の遮断を 行うようにしている。

【0007】飽和電圧の温度依存性に起因する最も大きな問題点は、該温度依存性の結果として過剰に高い、例えば50%も過剰な電流が発生し、その結果として、最大許容駆動電圧を優に越える過度に高い過電圧が遮断時に若起され、禁煙の時間を変らし得るという点である。

10

【0008】更にまた、ターン・オンもしくは閉信号 後、謂わゆるマスク時間中、監視を取り止めねばならな い。と言うのは、オン(閉)状態中過電流の検出が行わ れるからである。仮に、電力半導体素子を、無限に大き い立上り勾配を有する制御信号でオン状態、即ち導通状 態に切り換える場合でも、コレクターエミッタ区間に現 れる電圧(もしくはMOS-FETの場合ドレン-ソー ス区間に現れる電圧)は、有限の勾配(例えば、5 K V /μs) で降下する。

【0009】従って、遮断関値が下方に越えられるの に、時間遅延が伴い、その結果、例えば、500Vの電 圧の場合に100ns(ナノ秒)の遅延が生ずる。この 時間中、監視はマスクされることになる。さもなけれ は、誤って過電流が検出されることになるからである。 しかしながら、電力スイッチを流れる電流は、有限の勾 配、例えば、短絡の場合には1000A/μsの勾配で 立上り、電流振幅は100Aにもなり得る。この電流に 起因する過電圧も上述の問題を由々しくする。

【0010】従来の短絡保護装置は、飽和電圧の温度依 存性が著しいために、同時に過電流保護装置として働く 20 ことはできない。従って、過電流保護は、別個の実測値 もしくは現在値監視によって実現しなければならない。 [0011] インバータで一般に必要とされる電流実測 値もしくは現在値は、電流変換器、謂わゆる電流センサ により検出されている。との場合、電流現在値は、例え ば、電流に比例する電圧信号とすることができる。電流 センサによる評価においては、正確な遮断閾値が用いら れるが、しかしながら、この遮断閾値は、重畳方式での 処理により時間的ドリフトを受け、その結果として、回 路装置を効果的に短絡から保護するためには、遮断に要 30 する時間は、例えば、IGBTの場合、約10μsのよ うに非常に大きな時間幅となる。

【0012】図1に示したコレクターエミッタ電圧Vce もしくはドレン-ソース電圧Vosの監視(13)に従来 慣用されている短絡保護装置は高価であり、而も各個々 の電力半導体素子(6)毎に設けなければならない。更 に過電流監視は、無駄時間があるために、過電流監視用 にのみ使用し得るだけで、短絡保護としては使用すると とができない。実際、従来においては、2つの安全対策 手段、即ち、コレクターエミッタ電圧Vccの監視及び電 40 流監視が組合わせて採用されており、そのため大きい費 用を招来している。

## [0013]

【発明が解決しようとする課題】本発明の課題は、最小 の付加的な費用で、装置もしくは設備を、地絡及び過電 流に対し、高い信頼性を以て保護するために、IGBT 及びMOS-FET電力スイッチング装置のための過電 流制限回路の形態にある経済的な過電流及び短絡保護手 段を備えた電力変換器を提供することにある。

## [0014]

【課題を解決するための手段】上記課題は、冒頭に述べ た形式の電力半導体回路装置において、請求項1の謂わ ゆる特徴部分に記載の構成により解決される。なお、請 求項2他には、本発明の有利な実施の態様が記述されて

【0015】重畳制御回路装置において必要とされ且つ 既に各半ブリッジ回路(ブリッジ回路を上、下に2分し た場合の回路部分)の出力側に存在する電流センサは、 許容電流が越えられたか否かを検出する。任意の半ブリ ッジ回路の電流が所定の限界を越えると、例えば、電力 半導体素子IGBTまたはMOS-FETの定格電流の 125%を越えると、直ちに一次側の電力スイッチのた めの制御信号が遮断され、それにより、上部スイッチに 対し時間的に変位して下部スイッチの遮断が行われる。 本発明による回路によれば、端子間短絡、地絡、並びに 過電流を検知することが可能であり、それにより、回路 装置の保護を経済的に有利に実現することができる。 [0016]

【発明の実施の形態】以下、添付図面を参照し本発明の 好適な実施の形態に関して説明する。図2は、本発明の 原理を示す簡略ブロック回路図である。図を参照する に、駆動回路(3)を介して、切換信号が電力スイッチ 回路(6)に供給される。負荷側に接続された各相の電 流センサ(7)は、総ての実測値もしくは現在値をウイ ンドウ比較器(2)に供給する。該ウインドウ比較器 (2)は、最大値が越えられると、エラー信号を出力す る。エラーの総和はエラー記憶メモリ(1)で行われ

【0017】所定の限界外の電流が発生した場合且つ (または) 短絡状態が生じた場合には、エラー記憶メモ リから、駆動制御回路(3)の上部駆動回路(4)及び 下部駆動回路(5)を遮断(オフ)にするための信号が エラー記憶メモリから発生され、それにより、対応の電 カスイッチ (6) が確実に遮断、即ちオフ状態に切り換 えられる。これら少数の制御素子に対する指令経路を短 縮することにより、電力スイッチ(6)のオフまでの時 間経過を非常に短くすることが可能である。

【0018】例えば、エラー記憶メモリ(1)、ウイン ドウ比較器(2)、駆動回路(3)及び電力スイッチ (6) における信号の処理及び出力に0.5 µsの時間 が費やされ、且つ電流センサ(7)における評価時間が 1μsであるとすると、過度に大きい過電流または短絡 が生じた場合に電力スイッチ(6)をターン・オフする ための全プロセスにおける最大時間ドリフトは3 μ s よ りも小さい。この3μsという時間幅は、何れにせよ、 電力スイッチ(6)を、過負荷による破壊から保護する のに充分に短い時間である。動作上のブリッジ短絡、即 ち、上部及び下部スイッチが同時に閉成される可能性 は、上位のコントローラによるロックまたは類似の制御

50 手段で防止される。

【0019】上に例として述べたn相のインバータもしくは逆変換装置において本発明による迅速な過電流もしくは短絡の評価に関する原理は、同様に、インバータ或るいは直流変換器にも同様に適用可能である。

【0021】重畳制御部の制御信号(36、39、49、51)は適当な駆動段(35、38、48、50)を介して電力半導体スイッチの制御入力端に供給される。上記駆動段は、上部イネーブル入力信号(37)及び下部イネーブル入力信号(40)により阻止状態にす20ることができる。これら入力が存在しない場合には、個々の制御信号は、スイッチにより、駆動段(35、38、48、50)から隔離される。

【0022】保護に当っては、既存の電流変換器から得られる現在値(55、56)が電力回路部のn個の出力として用いられる。測定値の基準電位(41)は各出力(44、53)から電位的に隔離されている。更に、基準電位(41)は、正の中間回路電圧(46)、負の中間回路電圧(47)から隔離することができるが、しかしながら、このことは必須要件ではない。

【0023】過電流の検出に当っては、電流現在値信号 (55、56)から、n個のブリッジ整流器 (60)により、正の最大瞬時値 (62)及び負の最大瞬時値 (65)を求め、ウインドウ比較器 (61)により正の最大振幅 (63)及び負の最大振幅 (64)と比較する。

【0024】地絡を検出するために、電流現在値信号 (55、56)は、加算増幅器(16)に供給される。 出力電流(18)の総和は、別のウインドウ比較器(1 7)により最大関値(19)または最小関値(20)を 越えているか或るいは下回っているかに依存し制御され 40

【0025】総でのウインドウ比較器(61、17)の出力信号(23)は、ワイヤードOR回路(22)もしくは別のOR論理回路を介してエラー記憶メモリ(24)のセット入力端に供給される。出力信号「エラー」(26)は、信号「リセット」(25)によりリセットすることができる。別法として、エラー記憶メモリは、リセット信号を必要としない単安定時間段で実現するこ

ともできる。

[0026] AND論理回路(27)の出力(28)は、遅延素子td1(29)またはtd2(30)を介してスイッチ(33)及び(34)の制御入力端に供給される。何れにせよ、時間遅延素子td1(29)の遅延時間は、時間遅延素子td2(30)の遅延時間とは異なる。エラー信号(26)及びリセット信号(25)が設定されいない時間中は、スイッチ(33及び34)は閉成されており、従って、これら電力半導体スイッチの制御はコントローラによって行われる。

【0027】監視回路が、許容範囲外の電流を検知すると、スイッチ(33及び34)は時間的変位を伴ってオフ(開)にされ、それにより、電力スイッチ(42、45、51、54)は駆動段(35、38、48、50)により直ちに阻止状態に切り換えられる。従って、コントローラの出力制御信号の状態は何ら影響を及ぼさない。保護回路の総ての検出素子(電流検出素子)、過電流検出素子乃至電力スイッチ遮断信号発生素子)の時間遅延は、何れの場合にも、電力半導体スイッチが破壊されずに状態を遷移することができる時間内で行われる。

### 【図面の簡単な説明】


【図1】図1は、従来技術による回路の関連部分を示す 簡略ダイヤグラムである。

【図2】図2は、本発明の原理を示す簡略ブロック回路 図である。


[図3]図3は、本発明による駆動回路の電力部分を保護するための回路構成を示す回路図である。

### 【符号の説明】

- 1 エラー記憶メモリ
- 30 2 ウインドウ比較器
  - 3 駆動回路
  - 4 上部駆動回路
    - 5 下部駆動回路
    - 6 電力スイッチ
    - 7 電流センサ
    - 16 加算增幅器
    - 17 ウインドウ比較器
    - 22 ワイヤードOR回路
  - 24 ・エラー記憶メモリ
  - 27 AND論理回路
  - 29 時間遅延素子 t d l
  - 30 時間遅延素子 t d 2
  - 33、34 スイッチ
  - 42、51 上部電力スイッチ
  - 43、52 電流検出器
  - 45、54 下部電力スイッチ
  - 60 ブリッジ整流器
  - 61 ウインドウ比較器



【図3】



フロントページの続き

(72)発明者 エルンスト シマネク ドイツ連邦共和国 デー・90489 ニュル ンベルク ジーブマッハー シュトラーセ 20